自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

吉大秦少游

志不强者智不达

  • 博客(20)
  • 资源 (26)
  • 论坛 (2)
  • 问答 (20)
  • 收藏
  • 关注

原创 Verilog-LFSR线性反馈移位寄存器

Verilog-LFSR线性反馈移位寄存器1 LFSR 是什么2 几道题目2.1 题目1:5-bit LFSR2.2 题目2:3-bit LFSR2.3 题目3:32-bit LFSR1 LFSR 是什么在HDLBits网站做到了几道关于LFSR,Liner Feedback Shift Register线性反馈移位寄存器的题目,总结如下。所谓LFSR,就是指移位寄存器的某些位在移位之前进行了异或操作。普通的移位寄存器中下一级别D触发器的输入是上一级别D触发器的输出,而LFSR下一级别D触发器的输入不

2021-03-26 19:40:53 220

原创 verilog利用选择器和D触发器搭建移位寄存器

题目:Consider the n-bit shift register circuit shown below:Write a top-level Verilog module (named top_module) for the shift register, assuming that n = 4. Instantiate four copies of your MUXDFF subcircuit in your top-level module. Assume that you are goi

2021-03-25 18:27:55 136

原创 Verilog写一个时钟

题目:Create a set of counters suitable for use as a 12-hour clock (with am/pm indicator). Your counters are clocked by a fast-running clk, with a pulse on ena whenever your clock should increment (i.e., once per second).reset resets the clock to 12:00 AM.

2021-03-25 11:35:25 260

原创 Verilog计数器0~9999

题目:Build a 4-digit BCD (binary-coded decimal) counter. Each decimal digit is encoded using 4 bits: q[3:0] is the ones digit, q[7:4] is the tens digit, etc. For digits [3:1], also output an enable signal indicating when each of the upper three digits shou

2021-03-25 10:00:10 231

原创 Verilog计数器搭建时钟

HDLBits官网有一道题目:From a 1000 Hz clock, derive a 1 Hz signal, called OneHertz, that could be used to drive an Enable signal for a set of hour/minute/second counters to create a digital wall clock. Since we want the clock to count once per second, the OneHer

2021-03-23 18:13:10 93

转载 Python-logoru日志记录模块

Python-logoru日志记录模块1 loguru安装2 使用示例2.1 打印log2.2 写日志文件2.3 停止写日志文件2.4 滚动记录日志文件2.5 日志文件压缩Python编的脚本或者软件在使用时有时候需要对运行过程中出现的问题进行记录。因为有些问题是难以复现的,但是这些问题可以通过log文件记录下来,便于后期排故和维护。另外,当我需要看大量的地方或者在一个文件中查看的时候,这时候print就不大方便了,所以Python引入了日志记录模块来记录我想要的信息。Python自带的有logging

2021-03-17 22:51:53 138

原创 Verilog实现双边沿触发器的方法及分析

在做HDLBits发现有一道双边沿触发器的题目,如下:You’re familiar with flip-flops that are triggered on the positive edge of the clock, or negative edge of the clock. A dual-edge triggered flip-flop is triggered on both edges of the clock. However, FPGAs don’t have dual-edge t

2021-03-16 16:48:36 635

原创 verilog中多比特数据变化的边缘检测方法总结

verilog中多比特数据变化的边缘检测方法总结1 两道练习题2 原理3 两道题目的参考答案1 两道练习题在做HDLBits遇到了两道题目涉及多比特数据某些位发生变化对应的边缘检测,如下:单边检测For each bit in an 8-bit vector, detect when the input signal changes from 0 in one clock cycle to 1 the next (similar to positive edge detection). The o

2021-03-16 15:50:02 162

原创 Verilog中generate用法总结

Verilog中generate用法总结1、generate-for2、generate-if3、generate-case生成语句可以动态的生成verilog代码,当对矢量中的多个位进行 重复操作 时,或者当进行多个模块的实例引用的重复操作时,或者根据参数的定义来确定程序中是否应该包含某段Verilog代码的时候,使用生成语句能大大简化程序的编写过程。生成语句生成的实例范围,关键字generate-endgenerate用来指定该范围。生成实例可以是以下的一个或多个类型:(1)模块;(2)用户定义

2021-03-15 14:51:14 448

原创 Verilog动态截取固定长度

Verilog在数据剪裁拼接处理方面很快捷,截取用[],拼接用{}。但是有时候可以碰到动态截取固定长度的应用场景。例如,HDLBits官网有一道题目Mux256to1v:Create a 4-bit wide, 256-to-1 multiplexer. The 256 4-bit inputs are all packed into a single 1024-bit input vector. sel=0 should select bits in[3:0], sel=1 selects bits

2021-03-15 10:37:45 213

原创 语料库中异常字符清洗的Python脚本

语料库中经常会出现很多异常字符,写一个脚本将异常字符进行清理,如下:# coding=utf-8import osimport sysprint('请输入语料库所在的文件夹路径,并回车:')source_path = input() # 存放语料的文件夹pathDir = os.listdir(source_path) #获得语料文件夹下的所有文件名称list_unnormal = ['a','b','c','d','/'] # 异常字符集j = 0for s in p

2021-03-14 23:54:37 62

原创 Python-pyinstaller模块

Python-pyinstaller模块1 pyinstaller安装2 利用pyinstaller快速打包EXE文件2.1 直接打包2.2 打包时加入ico图标3 pyinstaller常用命令4 pyinstaller常见报错4.1 Failed to execute script xxx经常需要用到Python打包脚本文件成EXE格式,以便于其他电脑可以直接使用,而不需要繁琐的配置Python及其依赖包,pyinstaller就是这么个工具。下面将使用过程中的总结梳理如下。1 pyinstalle

2021-03-14 23:11:32 92

原创 Python打开文件时提示UnicodeDecodeError: ‘gbk‘ codec can‘t decode byte 0xad错误

Python读取文本时经常出现的可能错误:UnicodeDecodeError: 'gbk' codec can't decode byte 0xad in position...python的open方法默认编码取决于平台,如果是windows平台,默认编码是gbk,如果文件是utf8编码,就会报这个错误。因此上述错误的意思是Python在windows平台默认采用gbk方法打开文件时出现了错误,很可能的原因是文件编码方式不是gbk,这种情况下很可能是utf-8编码(当然也有可能不是,只是utf-

2021-03-09 09:02:01 514

原创 Python-xlrd+xlwt模块

Python-xlrd+xlwt模块1 常用excel操作模块的对比2 xlrd3 xlwt4 示例1 常用excel操作模块的对比Python对excel的操作,经常需要用到的库是xlrd,xlwt,这两个是我比较常用的。实际上还有一些其它常用的模块,比较如下:比较XlsxWriterxlrdxlwtopenpyxl介绍创建xlsx文件xls文件读取xls文件写入读写xlsx,xlsm读x√x√写√x√√.xlsx√√x

2021-03-08 19:41:55 68

转载 Python-heapq模块

Python-heapq模块压堆heappush(heap, x)弹堆heappop(heap)堆化heapify(heap)弹堆和压堆heapreplace(heap, x)找n个最大最小元素nlargest(n, iter)/nsmallest(n, iter)堆排序列表一种著名的数据结构是堆(heap),它是一种优先队列。优先队列让你能够以任意顺序添加对象,并随时(可能是在两次添加对象之间)找出(并删除)最小的元素。相比于列表方法min,这样做的效率要高得多。实际上,Python没有独立的堆类型,

2021-03-03 09:45:30 73

原创 Python列表的常用方法小结

Python列表去重的常用方法小结1 乱序去重2 原序去重2.1 利用原列表的index属性作键2.2 建立新列表逐个判断Python列表有很多应用,就去重而言,又包括乱序去重和原序去重,常用的方法很多,有的也特别花哨,不用管这些花哨的。实用的方法总结如下:1 乱序去重乱序去重最常见的就是转化为集合,利用集合元素的互斥性进行去重,去重之后再转化为列表类型。如:l1 = [1,4,4,2,3,4,5,6,1]l2 = list(set(l1))print(l2) # [1, 2, 3, 4,

2021-03-02 23:51:20 110

原创 Python-OS库

Python-OS库1 操作系统相关函数1.1 查看操作系统类型 os.name2 路径相关函数2.1 查看当前路径 os.getcwd()2.2 判断是否为绝对路径 os.path.isabs()2.3 生成绝对路径 os.path.abspath()3 文件和目录相关函数3.1 创建/删除目录 mkdir(),mkdirs(),rmdir()3.2 删除文件 os.remove()3.3 文件重命名 os.rename()3.4 判断文件或路径是否存在3.5 分离文件名与后缀名 os.path.spli

2021-03-02 22:06:33 65

原创 dat模板文件读取的Python脚本

FPGA对视频检测中检测数字时,经常用模板匹配的方法,而模板文件很多以dat文件n行1列的格式存储,dat模板文件读取时需要按照模板的宽度和高度呈现。读取的脚本如下:### read Monitor FPGA template from .dat fileimport sysimport osimport xlwtdat_name = '\\Template_FD.dat'template_width = 34source_path = sys.path[0]dat_file_path

2021-03-01 11:13:03 146 4

原创 FPGA工程代码追溯的完整性检查(文件级别)的Python脚本

FPGA工程中做代码追溯时,如果追溯的比较粗一些,需要追溯到Verilog代码中.v文件,VHDL代码中的.vhd文件。为便于核查追溯是否有遗漏,编写了一个脚本,统计上述需要追溯的块元素,代码如下:import xlrdimport sysimport reimport os########################################################### Get source code name list #######################

2021-03-01 10:58:17 58 1

原创 统计FPGA工程中always块与process块的Python脚本

FPGA工程中做代码追溯时,如果追溯的比较细致,需要追溯到Verilog代码中的always块,VHDL代码中的process块,module的例化名,或者对assign语句的TAG标签。为便于核查追溯是否有遗漏,编写了一个脚本,统计上述需要追溯的块元素,代码如下:# coding=utf-8import osimport xlwt #操作excel模块import sysimport re# print(sys.path[0])table_path = sys.path[0]+'\\Mo

2021-03-01 10:43:18 57

OpenDRIVE详细地图格式说明

OpenDRIVE详细地图格式说明,提供了VIRES公司的详细地图格式说明,是地图行业专业的说明文档,适用于无人驾驶或者地图定位研究

2019-04-10

可能是史上最小最好用的免费分屏软件

可能是史上最小最好用的免费分屏软件,特别适合理工科建模仿真或者文科生同时处理多个文档,大幅度提高工作效率。

2018-08-02

PreScan最佳学习资料

网上所能找到的PreScan最佳学习资料。主要是为期两天的教学PPT,也有案例指导,很有学习价值,极大的提高学习速度。

2019-03-15

员工离职因素数据集

这是员工离职因素数据集,包含了员工工作时长,KPI打分等等影响离职的因素,是博主博客决策树与随机森林所应用到的数据集

2019-07-17

21点游戏C语言源代码和游戏应用程序

提供了利用c语言开发的21点游戏的源代码,以及exe可执行文件,是C语言学习的良好资料!

2018-03-24

1900年之后任意一年的日历程序

详尽的代码注释,优秀的编程风格。内含可运行完成c程序,没有包含《C语言科学与艺术》中作者自己写的头文件,也能运行。

2018-04-08

EasyX2018春分版软件

EasyX2018春分版软件,直接安装即可,会自动检索VC++6.0和Visual Studio。便于VC++6.0和Visual Studio图形化编程。

2018-04-09

利用GUI制作信号分析小工具.zip

利用Matlab-GUI制作信号分析的频域和时域分析的工具。包括对应的.m和.fig文件,可以直接使用。避免每一次都进行繁琐的傅里叶变换。

2020-02-13

VESA标准RV1.pdf

是VESA官方视频格式说明文件,VESA有很多视频格式的说明,每一个说明都详细地说明了某个视频格式水平帧率、垂直帧率等参数。

2020-07-20

单级钟摆LQR控制 - CSDN吉大秦少游.zip

《单级钟摆LQR控制_吉大秦少游.zip》包含可仿真实现的MATLAB/Simulink模型及其参数

2019-11-29

图像缩放算法的超简单讲解.pdf

图像缩放算法的超简单讲解,举了很简单的例子,可以当做入门材料读一下,比较简单。如需要看代码,研究双线性插值、边缘插值等可以订阅我的博客。

2020-08-05

文本词频统计的文本

该资源是《Python文本词频统计的编码问题-MOOC嵩天》的文本词频统计的文本。包内包含三国演义中文版TXT和哈姆雷特英文版TXT。

2018-09-25

仅5M小巧好用的PDG文件阅读器

小巧好用的PDG文件阅读器,免安装,好用直接上手!直接解决不能看该类文件的问题。良心软件,安全易用。小巧好用的PDG文件阅读器,免安装,好用直接上手!直接解决不能看该类文件的问题。良心软件,安全易用。

2017-09-25

SAE英文会议论文模板及翻译

文档是SAE英文会议论文模板及翻译,对于撰写SAE论文很有帮助。

2019-02-07

EasyX学习指导电纸书

EasyX学习指导电纸书提供了各种图形库函数的介绍和案例,是C++图形编程的良好资料!

2018-04-09

带有图形库函数头文件的VC++6.0

带有图形库函数头文件的VC++6.0,软件带有EGE图形库,可直接使用!

2018-04-09

快速排序、选择排序、冒泡排序、希尔排序等6种排序算法C实现

快速排序、选择排序、冒泡排序、希尔排序、插入排序、懒人排序等6种排序算法C实现

2018-04-10

CalCulator.py

使用Python3的tkinter开发的计算器小程序,通过pyinstaller封装成可执行文件。

2019-06-26

传递函数响应.zip

利用matlab的GUI制作传递函数响应分析工具,并打包成EXE文件。一个问题就是生成可独立运行程序exe了。过程还是比较简单的。首先要设置编译器:在命令行窗口输入mbuild -setup和mex -setup选择编译器,注意如果没有编译器的话要安装。我这里遇到的一个问题是提示mbuild未包含在你安装的产品中,这就比较尴尬了,说明matlab安装的时候没有安装Matlab compiler SDK,一般大家在安装的时候选上安装所有组件就OK吧。

2020-02-13

Exercise_DecisionTree and Random Forest.ipynb

决策树与随机森林的Python代码,配套印第安人糖尿病的数据集。

2019-07-17

package control.rar

Sublime中的Package Control,用来管理package,非常好用,建议配合我的博客阅读使用。

2019-06-27

Decision Tree and Random forest.ipynb

决策树与随机森林的Python代码,搭配博客和上传的数据集学习更有效!

2019-07-17

channel_v3.rar

Sublime中的channel_v3.rar,配个package control,用来管理package,非常好用,建议配合我的博客阅读使用。

2019-06-27

plot_function.zip

利用GUI制作中学初等函数图像绘制器。以前高中的时候想过有没有什么工具能立刻画出函数图像,受于当时的知识限制,不知道matlab。前段时间看了点GUI,就想做一个工具,方便使用。工具界面如下图。

2020-02-13

pima-indians-diabetes.txt

这是印第安人糖尿病数据集,包含了bmi,age等等影响糖尿病的因素,是博主博客决策树与随机森林所应用到的数据集

2019-07-17

idpEdit.py

Apollo地图中计算车辆行驶路线的脚本,得到的idp文件可以供车辆循迹行驶

2019-07-21

simulink中如何把仿真中实时计算的像素点及对应坐标显示出来,最后应显示一张照片?

2020-08-11

C++字符串处理:为何不能去掉s3=s1;这一句代码

2018-11-29

1020 月饼 ,测试案例有三个不能通过,提示错误,求帮助!

2018-11-22

1014 福尔摩斯的约会,测试案例4提示Segmentation Fault,找不出错误~,求助!

2018-11-21

1013 数素数 测试点4通过不了,请教有何问题

2018-11-21

PAT乙级1079测试点2/3/4提示答案错误,有哪些情况未考虑到?

2018-11-18

1072 开学寄语,AC时三个测试都通不过,提示格式错误,答案错误,求助

2018-11-14

1066 图像过滤,AC时为什么提示超时?

2018-11-12

PAT乙级1059 C语言竞赛 测试点2通过不了,求助呀

2018-11-11

1054 求平均值 V1 提问?字号大的那几行什么意思。为什么a[j]!=b[j]判断可以检测出输入有误的部分?

2018-11-06

PAT1045运行超时我知道原因,还提示格式错误是哪里有问题

2018-11-04

PAT1045 以下两段代码,只有打印输出部分不同,但是代码2可以AC,代码1不行,差别在哪里?

2018-11-04

1034 有理数四则运算 测试点2通过不了,求助

2018-10-31

1070 结绳 代码疑惑,代码意思是一样的呀

2018-10-28

1028 人口普查最后一个测试点通过不了

2018-10-28

1025 反转链表 ,提交没有AC,单独测试倒是可以

2018-10-26

PAT1019 数字黑洞 提交时Time Limit Exceeded

2018-10-23

PAT1005 继续(3n+1)猜想,提示Segmentation Fault

2018-10-25

PAT1024提交时出现问题,提示Segmentation Fault。请帮忙解决

2018-10-24

PAT1020月饼,为什么市场需求need每次还都是20 呢?

2018-10-23

TA创建的收藏夹 TA关注的收藏夹

TA关注的人 TA的粉丝

提示
确定要删除当前文章?
取消 删除